Design of a GF(2⁴) multiplier that computes partial products at once
Gil‐Ho Kim · The Journal of the Korean Institute of Information and Communication Engineering · 2026
암호 알고리즘, 오류 정정 부호, 디지털 신호처리 등에서 유한체 산술연산이 많이 사용되며, 그 중 유한체 곱셈 연산이 복잡하기에 하드웨어로 구현하여 빠르게 수행할 수 있는 연구가 많이 진행되고 있다. 본 논문에서는 유한체 곱하기 2 알고리즘을 사용하여 비트별 병렬 연산으로 부분 곱을 한 번에 계산하므로 임계 경로를 줄이는 새로운 GF(2⁴)곱셈기를 제안한다. 플립플롭을 사용하지 않은 조합 회로로 입력 비트 n = 4일 때, And, Xor 게이트 수는 각각 16, 10으로 적은 게이트 수와 임계 경로는 Xor+And+Xor로 다른 곱셈기들에 비해 짧은 임계 경로로 구성했다. 제안한 곱셈기는 적은 게이트 수와 짧은 임계 경로로 인해 적은 면적, 저전력에 고속 수행이 필요한 분야에 사용할 수 있을 것으로 기대한다.