No RISC for Trojans: A Runtime Hardware Trojan Detection for RISC-V Architectures
Christian Töpfl · reposiTUm (TU Wien) · 2026
Hardware-Trojaner stellen eine kritische Schwachstelle in der modernen Hardware-Security dar, insbesondere im Hinblick auf die Integration von Third-Party-IP-Cores und Open-Source-Komponenten. Da die Pre-Silicon-Verifikation und Post-Silicon-Tests nicht den gesamten Eingaberaum von Prozessoren abdecken können, besteht die Möglichkeit, dass Hardware-Trojaner unerkannt bleiben. Eine vielversprechende Gegenmaßnahme für diese ungelöste Problematik ist die hardwarebasierte Überwachung während der Laufzeit. Mit diesem Hintergrund präsentiert diese Diplomarbeit eine leichtgewichtige, modulare Hardware-Trojaner-Detektionseinheit, die speziell auf RISC-V-Architekturen zugeschnitten ist. Das vorgeschlagene Modul arbeitet parallel zum Prozessor, ohne dass Modifikationen an der Prozessor-Implementierung erforderlich sind. Es verifiziert durchgehend grundlegende Architektureigenschaften, darunter die Integrität der Instruktionsausführung, Zustandsübergänge der Finite-State-Machines, Instruktionsformate, den regulären Programmablauf (Program Counter), Speicherzugriffe sowie die Steuersignale der Arithmetisch-Logischen Einheit. Die Evaluation zeigt, dass das Design lediglich einen minimalen Hardware-Overhead verursacht: Es benötigt nur 257 zusätzliche Look-up-Tabellen (+4,22%) und 169 Flip-Flops (+2,59%), bei einer geringfügigen Erhöhung der Leistungsaufnahme um 4 mW (+1,37 %) und ohne Verluste bei der maximalen Taktfrequenz. Ein Vergleich mit dem aktuellen Stand der Forschung verdeutlicht, dass dieser Ansatz den Kompromiss zwischen abgedeckten Angriffsvektoren und dem resultierenden Ressourcenaufwandoptimiert. Darüber hinaus adressiert diese Arbeit, im Gegensatz zu vielen bestehenden Publikationen, den Aspekt der Handhabung von Detektionsereignissen. Die erfolgreiche Identifizierung von zwei implementierten Hardware-Trojanern, sowohl in der Simulation als auch im FPGA-Test (Field Programmable Gate Array), bestätigt die Effektivität und Praxistauglichkeit der vorgeschlagenen Detektionsarchitektur.