A Prime Field ECC Processor with Scalable Architecture Computing only x-coordinates
Young-Su Jeong, Kyung-Wook Shin · The Journal of the Korean Institute of Information and Communication Engineering · 2023
다양한 응용분야에서 요구되는 연산성능과 하드웨어 리소스를 고려한 최적의 ECC (elliptic curve cryptography) 프로세서 구현에 적합한 확장형 구조의 소수체 ECC 프로세서 설계에 대해 기술한다. 점 스칼라 곱셈에 몽고메리 래더 알고리듬을 적용하여 부채널 공격에 대한 내성을 가지며, 표준 투영 좌표계에서 -좌표만 이용한 점 연산을 통해 유한체 연산량을 줄였다. 32-비트 단위의 유한체 연산을 하는 처리요소 (processing element; PE)의 1차원 배열과 내부 메모리 폭을 조정하여 구현할 수 있으며, SEC2와 RFC 5639 문서에 정의된 12가지 소수체 타원곡선을 지원한다. 설계된 ECC 프로세서를 Zynq7 FPGA에 구현하여 하드웨어 동작을 검증했다. PE 8개와 256-비트 메모리 폭으로 구현하는 경우에 LUT 26,879개, 플립플롭 6,779개와 35개의 DSP 블록이 사용되었으며, 60MHz 클록 주파수로 동작하여 256-비트 점 스칼라 곱셈 연산에 약 2.87 ms가 소요되는 것으로 평가되었다.