A Comparison of High-Level Synthesis and Traditional RTL in Software and FPGA Design
Niko Kangas · Theseus (Ammattikorkeakoulujen) · 2020
Tämä opinnäytetyö tehtiin Vacon Oy:lle, joka on osa Danfossin Drives-segmenttiä. Opinnäytetyön tarkoituksena oli vertailla uutta Vitis-työkalua nykyisesti käytössä oleviin, Vivadoon ja SDK:hon, joilla suunnitellaan FPGA-piirejä sekä ohjelmistoja. Työ antaisi puoleettoman näkemyksen kummastakin suunnitteluvuosta, ja auttaisi hahmottamaan niiden kustannustehokkuuksia. Työssä toteutettiin ledin kirkkauden ohjaus kummallakin vuolla, ja niitä verrattiin keskenään. Vertailussa oli tarkoituksena tuoda esille eri toteutuksien koko, tehonkulutus, verifioinnin helppous ja käytetty aika. Tietoa etsittiin tieteellisistä artikkeleista, julkaisuista sekä ohjelmistojen ja laitteiden valmistajan manuaaleista ja dokumentaatiosta. Työssä todettiin, ettei Vitis-työkalulla voida toteuttaa tehtävänannon mukaista toteutusta. Sen sijaan uudeksi vertailukohteeksi otettiin Vivado HLS-työkalu. Vertailusta selvisi, että molemmat vuot käyttävät lähes saman verran resursseja ja tehoa. Algoritmin verifiointiprosessi on myös helpompaa HLS-vuossa. HLS-toteutus kuitenkin tuotti pientä viivettä jatkuvassa ajossa, joten sitä ei pitäisi käyttää aikakriittisissä käyttötarkoituksissa. HLS:llä ei voida täysin korvata perinteistä vuota, mutta se voisi soveltua paremminkin käyttökohteisiin, joissa vaaditaan suurta laskentatehoa, eikä vaadi aikakriittistä toiminnallisuutta.