Hardware solutions ofr range reduction and elementary functions computation
Franciso José Jaime Rodríguez · Dialnet (Universidad de la Rioja) · 2011
El trabajo realizado en la tesis desarrolla una solucion completa para el calculo de funciones elementales. Para ello propone una serie de algoritmos y sus correspondientes arquitecturas hardware que realizan el computo de la operacion de reduccion de rango (calculo previo para preparar el argumento de entrada de la funcion elemental) junto con una nueva aplicacion del algoritmo CORDIC, el cual toma como entrada el resultado producido por la operacion de reduccion de rango y a partir de este realiza el calculo de la funcion elemental propiamente dicha. Todas las arquitecturas propuestas estan enfocadas para una implementacion en sistemas de aplicacion especifica, persiguiendo como objetivo principal el que todas las arquitecturas propuestas produzcan resultados con rapidez y precision. por Jo que todos los circuitos descritos se han desarrollado siguiendo un diseno segmentado. Asf mismo se han llevado a cabo varios analisis sobre el estudio del error acumulado para garantizar en todos los casos la maxima precision representable. Para la tarea de reduccion de rango se han propuesto tres nuevas arquitecturas (con sus correspondientes algoritmos), cada una de ellas mostrando diferentes propiedades. Tras la implementacion y slntesis de estas arquitecturas, se han realizado comparaciones entre ellas para poder discernir los puntos fuertes de cada una y asl poder elegir entre una u otra dependiendo de las circunstancias en las que vayan a usarse. En cuanto al algoritmo CORDIC, se han propuesto nuevas modificaciones sobre una version libre del factor de escala de este algoritmo. Gracias a las nuevas propuestas, ha sido posible el desarrollo de una nueva arquitectura (tambien segmentada) que reduce efectivamente el numero de etapas a la mitad, lograndose de este modo un nuevo circuito que mejora al existente en precision, area, latencia y consumo.