FPGA realization of the high-speed binary-to-residue converter
Maciej Czyżak, Robert Smyk · 2008
przedstawiono architekture i realizacje w technologii fpga konwertera z systemu binarnego do systemu resztowego. algorytm konwertera oparty jest na podziale slowa wejściowego na segmenty 4-bitowe i nastepnie obliczeniu reszty liczby reprezentowanej przez dany segment, sumowaniu binarnym przy zastosowaniu csa i redukcji modulo w ukladzie dwuoperandowego sumatora modulo.