Optimization of TSMC 28nm Physical and Logical VLSI Design Flow
NIISI RAS, Александр Олегович Власов, NIISI RAS, A.A. Gorelov, NIISI RAS, E.K. Emin · Problems of advanced micro- and nanoelectronic systems development · 2018
Аннотация -В данной статье раскрывается проблематика оценки задержек межсоединений на всех этапах маршрута проектирования RTL-to-GDS.Приведены методические рекомендации по прохождению этапа логического синтеза с учетом топологической информации проектируемого блока и топологического проектирования с учетом особенностей технологического процесса TSMC 28nm HPC+.Ключевые слова -TSMC 28nm