SPICE-Modeling of the Processes of Associative Self Learning and Unconditional Discrimination in the Logic Unit of a Neuroprocessor
Alexander D. Pisarev · Tyumen State University Herald Physical and Mathematical Modeling Oil Gas Energy · 2018
Исследование относится к индустрии создания наноэлектронных блоков, предназначенных для реализации устройства нейропроцессора, являющегося аппаратной платформой нейронных сетей и сложных биоморфных архитектур, например, имитирующих работу кортикальной колонки головного мозга. В статье описана схема электронного логического блока, который является ключевым узлом нейропроцессора, выполняющим, в частности, функции ассоциативного самообучения и безусловного разобучения нейронной сети. Логический блок нейропроцессора состоит из элементарных ячеек, в электрической схеме которых в качестве элемента памяти используется мемристор, соединенный с диодно-транзисторным логическим компонентом. Топология логического блока имеет 3D-периодическую конструкцию, которая представляет собой композицию КМОП-слоев и кроссбаров с мемристивным материалом. Техпроцесс изготовления логического блока является достаточно простым и может быть адаптирован к существующим линиям производства электронных приборов, т. к. основан на типовых физико-химических производственных методах. Мемристорные кроссбары изготавливаются методом реактивного магнетронного напыления, который скомбинирован с распространенной стандартной КМОП-технологией. На основе логического блока предложена электрическая схема, выполняющая функции известной модели нейрона Ходжкина — Хаксли. В качестве примеров реализации процессов ассоциативного самообучения и безусловного разобучения электронного логического блока были использованы принципы взаимодействия нейронов в живых объектах при выработке условного рефлекса. Функционирование логического блока в основных режимах исследовалось методом компьютерного SPICE-моделирования. Для этого были разработаны модельные схемы управляющих драйверов, которые подключались к линиям кроссбаров логического блока для формирования информационных сигналов и задания режима работы логического блока. В качестве результатов моделирования представлены эпюры напряжений и токов комбинированного мемристорного кроссбара, полученные в заданных режимах работы устройства. Основным достигнутым результатом является модель синапса нейрона, реализованная аналоговой работой мемристора в качестве запоминающего элемента логического блока при его импульсном чтении и записи. Показано изменение сопротивления мемристоров логического блока в процессе импульсной записи и стабильное функционирование во время чтения в процессах ассоциативного самообучения и безусловного разобучения трехслойной нейросети.