Fast Read and Highly Reliable LDPC for TLC NAND Flash Memory
Tsukasa Tokutomi · The Japan Society of Applied Physics · 2015
1. はじめに TLC NAND フラッシュメモリ向けに Advanced error-prediction LDPC (AEP-LDPC)が提案された [1]。従来の BCH 符号より高信頼である一方、7 倍読み出しが遅くなることが問題である。本論文 では、Quick LDPC、AEP-LDPC without upper/lower cells を提案する[2]。書き換え回数、データ保持 時間に加えて 01エラーと 10エラーの大きさ の比率からビットエラー率(BER)を予測する。そ の後、情報の確からしさを表す対数尤度比(LLR) を計算しエラー訂正を行う。その結果、BCH 符 号と比較して読み出しが遅くならない。さらに、 書き換え回数を 100%向上させることが出来る。 2. Quick LDPC TLC NAND フラッシュメモリは 1 つのメモリ セルで 3 ビットのデータを保持することが出来 る。データの読み出しは upper/middle/lower と呼 ばれるページ単位で行われる。図 1 に Quick LDPC のアルゴリズムを示す。Quick LDPC は 1 つのページ読み出しで得られる情報のみを用い てエラー訂正を行う。Quick LDPC はページの読 み出し後、書き換え回数とデータ保持時間を用い てスロープテーブルを参照する。スロープテーブ ルから参照した値(α、β)を用いることによって、 ページごとのBERを予測することが出来る(図 1)。 その後、エラー率テーブルを参照して、01 エ ラーと 10 エラーの比率を計算する。もし 01 エラーが大きければ、読み出したビットが 0 であ る確率が高い。10 エラーが大きければ、読み 出したビットが 1 である確率が高い。このように 予測した BER をもとに LLR を計算し、LDPC 符 号の復号を行う。図 2 に測定結果を示す。Quick LDPC は BCH 符号と比較して読み出しが遅くな らない。さらに、書き換え回数を 100%向上させ ることが出来る。 3. AEP-LDPC without upper/lower cells Quick LDPC で訂正可能な BER を超えたとき、 AEP-LDPC w/o upper/lower cells が実行される。 AEP-LDPC [1] はメモリセルのしきい値電圧情 報から BER を予測するため、upper/middle/lower ページを含むワード線の読み出しを行う。 AEP-LDPC では、上下左右に隣接するセル間の干 渉を考慮して BER を予測する。そのため復号す るために上下含めて 3 本のワード線の読み出し が必要となる。その結果、AEP-LDPC は BCH 符 号と比較すると、読み出しに 7 倍の時間を要する。 本提案では、上下のワード線の読み出しは行わず、 読み出し対象のワード線から得られる情報のみ を用いて復号を行う。図 2 より、Quick LDPC と 比較して読み出し速度は 2.2 倍低下するが、書き 換え回数を 100%向上させることが出来る。 4. 結論 本論文では、TLC NAND フラッシュメモリ向 けに Quick LDPC、AEP-LDPC without upper/lower cells を提案した。Quick LDPC は BCH 符号と比 較して読み出しが遅くなることなく、書き換え回 数を 100%向上させた。また、AEP-LDPC without upper/lower cells により、Quick LDPC と比較して 読み出し速度の低下を抑えつつ、書き換え回数を 100%向上させた。 謝辞 本研究は CREST/JST の助成により行われた。 参考文献 [1] T. Tokutomi et al., IMW, pp. 99-102, 2014. [2] T. Tokutomi et al., ISSCC, Session7.7, 2015.