VLSI-ORIENTED HIGH-SPEED MULTIPLIER USING A REDUNDANT BINARY ADDITION TREE.
Naofumi Takagi, Hiroto Yasuura, Shuzo Yajima · Systems, computers, controls · 1983
On propose un multiplicateur a haute vitesse approprie a l'implementation VLSI. Ce multiplicateur utilise la representation binaire redondante dans un calcul interne et un arbre d'addition binaire redondant