Bit-Parallel Systolic Multiplication Architecture with Low Complexity and Latency in GF(2m) Using Irreducible AOP
Tai-Wan Kim · The Journal of Korean Institute of Information Technology · 2013
유한체를 기반으로 하는 오류 정정 코드 및 암호학적 응용의 고속 구현을 위해 효율적인 연산기는 필수적이다. 본 논문은 AOP(all-one-polynomial)에 의해 결정되는 GF(2m)상의 두 가지의 새로운 비트-병렬 시스톨릭 곱셈기들을 제안한다. 첫 번째 제안된 곱셈기는 기존의 AOP를 사용하는 비트-병렬 곱셈기와 비교 분석한 결과 공간 복잡도는 약간 증가 되었지만 시간 복잡도는 28% 감소되었다. 두 번째 제안된 곱셈기는 기존의 AOP를 이용하는 곱셈기와 비교 분석한 결과 시간 복잡도는 28% 감소되었고 공간 복잡도는 44% 감소되었다. 기존의 관련 연구들과 비교했을 때 제안한 곱셈기들은 낮은 공간-시간 복잡도, 셀 지연 시간 그리고 레이턴시(latency)를 가지며 VLSI 구현에 적합하다.