Thermal-aware Test Scheduling for 3-Dimensional IC
Horyong Kim · The Journal of Korean Institute of Information Technology · 2013
본 논문에서는 동일 다이를 적층한 3D-IC 구조를 고려하여 발열 문제를 최소화하여 전체적인 칩 안정성 및 수율 향상을 유도할 수 있는 테스트 스케줄링 기법을 제안하였다. 제안하는 기법은 테스트 병렬성은 유지하면서도 잠재적인 핫스팟 영역을 포함하는 코어를 사전에 파악하여 이러한 코어들이 동시에 테스트되지 않도록 순서를 조정하는 방식이다. 이 때 적층구조를 고려하여 핫스팟 코어와 인접한 코어는 테스트 시작시간을 충분히 분리하여 열의 발산과 전달이 용이하도록 한다. 실험 결과 제안하는 방식은 테스트 시간 상승 억제 효과와 온도 제어 기능을 동시에 만족시킬 수 있음을 확인하였다. 또한 계산시간까지 고려하면 고밀도 3D SOC에서도 충분히 적용 가능할 것으로 판단된다.BR