Connection Errors Location and Correction in Combinational Circuits
Ayman M. Wahba, D. Borrione · 1996
We present new diagnostic routines for localizing connection errors in combinational logic circuit designs. Special, diagnosis oriented, test patterns are generated in order to reduce rapidly the suspected area of the circuit where the error lies. The algorithms are implemented and the results obtained on benchmark circuits show that the error is always found, with an execution time proportional to the product of the circuit size, and the number of applied test patterns. R'esum'e Nous pr'esentons de nouveaux algorithmes pour la localisation des erreurs de connexion dans les circuits logiques combinatoires. Des vecteurs de test, sp'ecialis'es pour le diagnostic, sont con¸cus pour r'eduire rapidement la zone suspecte du circuit o`u demeure l'erreur. Ces algorithmes ont 'et'e mis en oeuvre et ex'ecut'es sur un ensemble de jeux d'essais. Les r'esultats montrent que l'erreur est toujours trouv'ee dans un temps proportionnel au produit de la taille de circuit par le nombre de vecteurs de ...