Selected Languages and Formats
Paulo Flores · 1994
1 Introduction 22 Standard Languages and Formats 22.1 VHDL - VHSIC Hardware Description Language . . . . . . . . . . . . . . . 32.2 Verilog . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42.3 EDIF - Electronic Design Interchange Format . . . . . . . . . . . . . . . . 42.4 GDSII . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62.5 TSSI - Test Systems Strategies, Inc . . . . . . . . . . . . . . . . . . . . . . 62.6 SDF - Standard Delay Format . . . . . . . . . . . . . . . . . . . . . . . . . 73 Design Flow 84 Conclusions 9