PC Based Synthesis Tool
Paulo Flores · 1995
1 Introduction 22 Integration in the design environment 33 Synthesis Tool 33.1 Supported VHDL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33.1.1 Design Units . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53.1.2 Objects, Data Types and Attributes . . . . . . . . . . . . . . . . . 83.1.3 Expressions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 93.1.4 Sequential Statements . . . . . . . . . . . . . . . . . . . . . . . . . 103.1.5 Concurrent Statements . . . . . . . . . . . . . . . . . . . . . . . . . 103.2 Description Styles . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 134 Portability Issues 195 Conclusion 24