Scheduling method based on virtual flattened architecture for Hierarchical system-on-chip
Ziqi Dong, 张金艺, 杨晓冬, Yang Yun Yi · Acta Scientiarum Naturalium Universitatis Sunyatseni · 2009
当 IP-core-reused 的技术广泛地被使用了，很多知识产权(IP ) 核心在 system-on-chip (SOC ) 的不同的层被嵌入。尽管开发和开销的周期被这个方法减少，它是对 SOC 测试的挑战。这篇论文为层次 SOC 基于虚拟弄平的建筑学建议一个安排方法，它打破层次建筑学到虚拟的弄平的。而且，这个方法与传统的相比有更多的优点，它独立测试父母核心和孩子核心。最后，方法被 ITC'02 基准验证，并且给有效地减少测试时间和开销的好结果。